电子设备振动分析，芯片可靠性测试机构

而且，JTAG口也不再仅仅只用来测试了。比如利用他的外部测试EXTEST特性，将芯

片内部逻辑和芯片外部引脚隔离开来，通过JTAG口串行的把信号/数据移位进入BSR，

然后同时从芯片的外部引脚上发送出去，可以实现对相联芯片的操作。如果这个相联

的外部芯片是一个存储器，如FLASH，是否就可以实现对外存的编程？Intel的JFLASH

程序就是这样来烧写FLASH的。而如果串行数据流先移入的一个寄存器和内部EEPROM

或SRAM的CELLs相连，是否也可以对内部的存储器编程？ISP或程序下载就是酱紫的。

Lattice的吹得很牛的什么isPAC模拟器件ISP，好象也是酱紫的。

芯片设计初期加入JTAG口可能是为了DFT，可是后来它的功能似乎又远不止这些了。

另外本人水平有限，很多东西也没有自己真正动手作过，大家一起讨论，先说一些有关

测试，测试仪器方面的，往后再慢慢往前端设计走

1.什么是ATE？

Automatic test equipment. 是用来给测试芯片提供测试模式，分析芯片对测试模式

的响应来检测芯片是好还是坏的测试系统。ATE通常由工作站或是PC机控制（以工作站,

sun平台居多，我注：） 有一个或多个CPU。 测试系统有一个或多个测试头（test he

aders), 包含了到被测芯片的电路。

2.how to test chips?

基本原则：施加激励（测试向量），测量芯片响应输出(response), 与事先预测

的结果比较，若符合，芯片是好的。 基本原理图如下：

input patterns ---->> ----------------> output response

DUT

----------

----------

stored correct

response ----->> COMPARATOR<-------------

----------

V

test result

3.测试种类？

按目的分，主要有四种

（1） characterization. 或是design debug / verifaction testing. 应用于一个新

的设计量产之前，验证设计是否正确和符合spec. 功能测试，AC/DC测试都会做。在这一

过程中诊断和修改设计错误，测量终spec用的芯片特性，并且开发一个量产用的测试

程序。

（2） production. (量产) 每个芯片均需经此测试。测试向量相对种而言

要简化，但必须保证对错误模型的一个较高的覆盖率。这里面主要考虑是成本因素，因

为每个芯片都要经过测试，要求测试时间短，只做go/no-go测试，不做错误诊断。 这是

一个out-going inspection test.

（3） Burn-in.主要用于测试可靠性(reliability). 器件失效模型-

浴盆曲线。 采用各种加速因子来模拟器件长期的失效模型，常用的有加高温，加高出其

额定电压的电压等。

————————————————